PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-059428

(43) Date of publication of application: 07.03.1989

(51)Int.Cl.

G06F 5/06

(21)Application number : **62-215271**

(71)Applicant : NEC CORP

(22)Date of filing:

31.08.1987


(72)Inventor: OOTAWA MASAYUKI

(54) BURST CONVERTING CIRCUIT

(57)Abstract:

PURPOSE: To execute a high speed signal processing and a large capacity signal processing, by inputting an input digital signal train and an input timing pulse, and a signal train and a pulse from a delaying circuit which has delayed them by M bits, selecting one of these signal train and pulse, and outputting it as a digital signal train and a timing pulse.

CONSTITUTION: A signal train and a pulse from a dual port RAM 101, a read- out control circuit 102, and a delaying circuit 103 for delaying an input digital signal train and an input timing pulse by M bits (M: a natural number) by an input clock and outputting them are inputted. The titled circuit is provided with a selecting circuit 104 for selecting one of these signal train and



pulse, and outputting it as a digital signal train and a timing pulse, a write-in control circuit 105 and a deciding circuit 106. In such a way, the signal processing of high speed and a large capacity can be realized by a small-sized structure.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

爾日本国特許庁(JP)

① 特許出腳公開

@ 公 開 特 許 公 報 (A)

昭64-59428

@Int_Cl_f

裁別記号

庁内整理番号

◎公開 昭和64年(1989)3月7日

G 06 F 5/06 $\begin{smallmatrix}3&5&2\\3&0&1\end{smallmatrix}$

7230-5B 7230-5B

黎泰諸求 未請求 発明の数 1 (全8 頁)

の発明の名称 バースト変換回路

> 创持 願 碎62-215271

₩ 願 昭62(1987)8月31日

雅之 (1947) 明清 大田和

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33至1号 頭 人 日本電気株式会社 包出

30代 斑 升理士 渡辺 豊 平

1. 危明の名称

ハースト登換回路

2. 特許請求の範頭

入力語号をスピードの速い整号に変換してバー スト状に嵌力するバースト変換画路において、お き込み偏難および読み出し削御を間向に行なうた めの入力ポートと出力ポートを協調に備え、入力 デジタル哲母を起き込むとともは、例回以出力側 の基準クロックと基準をイミングバルスは対し、 位相吸収、フレーム製合およびバースと変数を行 ないパースト信号列を出力するデュアルポート RAMと、上乳茣幣クロック村よび罵躍タイミン グパルスを入力し、この諸難タイミングパルヌの 周期を!フレームとしてNフレーム(Nは2以上 の自然数) 単位の読み出してぞいスおよび読み出 し制御信号を上記デュアルポートRAMに出力す るとともに、Nフレーム選びの問題パルスおよび 制定ペルスを出力する読み出し開鍵国路と、入力 デジタル倍可断および入力タイミングパルスを決 カクロックによりMピット(M:自然数)選送さ せて出力する遠遙遊路と、入力デジタル信号列お よび入方タイミングパルスとこれらせMピット選 延させた上記返還遊路からの世界列およびパルス とを入りし、これら信号判別よびパルスのうちい ずれか一方を選択して、デジタル信号列およびク 4 ミングパルスとして出力する選択団路と、タイ ミングパルス、入力クロックおよびお認問問けん スを入力し、Nファーム性性の出き込みアドレス および追ぎ込み副前名母を上記デュアルポート RAMに山力するとともに、玉観制御パルスに対 するタイミングパルスの近相特権を出力する形き 込み脚器回路と、上記位相將駆および判定パルス を入力し、上記別問パルスに対するタイミングパ ルスの位制を判定し、もの判定結果にもとづき上

品選択回路を開却する制定回路とを具切したこと を特徴するパースト質過回路。

3. 発謝の詳細な説明

〔歳淡上の利用分野〕

本発明は、入力信号をスピードの違い信号に変換してパースト状に出力するパースト投換回路に関する。

【従来の技術】

毎天、この他のバースト変数回路としては、例
えば、銀馬圏に示すような構成のものあった。

第5 図において、201はPIPO(Pirst-1n、First-Out;入山力が独立なシーケンシャルメモリ)であり、書き込みパルス20による制御のもと入力デジタル信号列4 と入力タイミングパルス3年入力する。また読み出しパルス19による制御のもと、益報クロック2に対して使相変収、フレーム整合およびパースト変換を行ない、パースト信号列3 および由力タイミングパルス20を出

とづき 数明する。入力 勘 調 図 然 2 0 3 は、

F 1 F 0 2 9 1 より出力されるオーバーフロー特 報 2 3 (5 - e) が " H " レベル であるとき、

F 1 F 0 2 0 1 にまだ漕き込めるスペースがあると判断し、入力クロック 6 (5 - a) に災い出き込みパルス 2 0 にしたがい、ロビット 阿 切 (a : 食然数) の入力タイミングバルス 3 (6 - c) と入力デジタル 個号列 4 (8 - d) (1: 自然数 1 左 i < a) を 解政 書き込んでいい ついく、一力オーバーフロー情報 2 3 が "し"レベルであるとき、入力 例 報 回 路 2 0 3 ほ F (F 0 2 0 1 生 初 場 は に するためにマスターリセット 2 5 (8 - f) を 出力する。

次に、出力側の敷作を第?図のタイミングチャートにもとづき説明する。マスメーリセット25により初期状態にされたFIFO201は何も忠

カする。 3 らにエンプティ的般22月よびオーパーフロー特級23を出力する。

上述したパースト変換例路では、入出力の制御 はそれぞれ独立に行なわれている。そこで、まず 入力額の強作を努る図のダイミングチャートにも

き込まれていないので、エンプティ情報を2 (? - 1)として"L"レベルを出力する。出力 脚切明然 2 0 2 は、エンプティ情報 2 2 と比較結 果 2 4 (? ~ E)が"H"レベルであり、かつ、 バースト語号列3 (? - e)を出力すべきタイミ ングであるとき、
左節クロック 2 (? - e) にし たがい読み出しバルス19 (? - c)を出力する (なお、比較結果 2 3 は、初期状態では"it"レベル)。

読み消しベルス19にしたがい、FIF O 2 0 1 はバースト 名号列3 と 出力タイミングバルス 2 1 (7 - d) を 出力する。 比較 同路 2 0 4 は 技 海 タイミングバルス 1 (7 - b) と お力タイミングバルス 2 1 を 比較し、 増合がとれているかどうか を 判断し、 整合がとれていないと 5 に 仕 比較 結 果 2 4 と して "し"レベルを 色力する。 比較 結 果 2 4 が "し"レベルに なる と 出力 例 例 配 路 2 0 2 は 疑み 助し パルス 1 3 を は 力するのを 止め

る。この状態セFIPO201の出力は保持される。

基準タイミングパルス」が出力制部回路 2 0 2 と比較回路 2 0 4 に入力すると、比較結果 2 4 が " H " レベルとなり、再び 的力制 初回路 2 0 2 よ り 設み はしパルス 1 9 が 也力 され 読み出しが 再聞する。 このようにして F (F O を 用い セパースト 変換を行なっていた。

「解決すべき問題点」

上述した逆来のバースと変数回路は、FIFOを別いた模块であった。FIFOは、5ースラッチを何仰も選ねてシーケンシャルメモリを構成しているため、動作这段がよび容量に既罪がある。したがって、高速デジタルを与列を起理する場合には、デジタル信号列を並列為環し、一個あたらの連携を落す必要があった。また、大学優のためよりに任く列を処理する場合には、容量機関のため

と、上記抜帯クロックおよび近年タイミングパル スを入力し、この岩やダイミングパルスの周順を 1フレールとしてNフレーム(8は2以上の自然 設)単位の於み出しアドレスおよび紹み面し制御。 住谷を上足デュアルポートRAMに出力するとと もに、ドフレーム周期の類例パルスおよび判定パ ルスを出力する読み出し制御国路と、入力デジタ ル信号列および入力タイミングパルスを入力タロ ックによりMビット(M:国然数)過速させて出 力する程廷回路と、入力デジタル保与列および入 カタイミングパルスとこれらをMピット選近させ たた思邈斌国路からの信号列およびパルスとを入 かし、これの信号列およびパルスのうちいぜれか - 方を選択して、デジタル自号列およびタイミン グバルスとして出力する退状細路と、タイミング パルス、入力クロックおよび上記制造パルスを入 刀し、Nフレーム用位のおき込みアドレスおよび おび込み間辺也与を上記デュアルポートRAMに 変換明路としての回路構成が複雑かつ大規模にな も。このように、従来のパースト変換回路は、高 避別理ならびに大容信デジタル保身列には適さな いという欠点があった。

本売明は上記問題を解決するもので、高端でかった本品のデュアルボート R A M を使用することにより、高速信号処理、大智数信号処理に適した小形のパースト変数回路の提供を目的とする。

[問題点の解決手段]

上記目的を達成するために、本発明は、入力信 ちをスピードの違い信うに変換してパースト状に 出力するパースト変換回路において、 おき込み制 おおよび読み比し別綱を同時に行なうための入力 ポートと出力ポートを個別に鯖え、入力デジタル 信号をおす込むとともに、同個銘出力側の基準ク ロックと基準タイミングパルスに対し、就相吸 収, アレーム整合およびパースト変換を行ないパースト信号列を出力するデュアルポートRAM

成力するとともに、上記額斯ベルスに対するクイミングバルスの位相機報を出力する書き込み利切回路と、上記信用機関わよび特定バルスを入力し、上記制部バルスに対するタイミングバルスの位割を判定し、その制定結果にもとづき上記選択初起を制御する制定回路とを具備した機成にしてある。

【灵兹例】

以下、水発明の一変放例について閉筋を多照し て無関する。

第1 図は水支施額に係るバースト変数回路を示すプロック型である。

図別において、101はデュアルポートRAMであり、入力ポートと由力ポートを個別に備え、 出き込みアドレス 15 および出き込み制御得別 16にしたがって、入力デジタル信号 4 を引き込む。また、読み出しアドレスでおよび読み出し別 閉径号8にしたがってパースト信号外3を読み出 す。デュアルボートRAMIO1は、これら出き 込み制は、読み出し間線を独立して同時に行なえ るものである。

102は読み出し別切回路であり、弦声タイミングパルス」と弦響クロック2を入力し、Nフドーム阿姆(Nは2以上の自然歌)の読み出しアドレスでおよび読み出し側頭容易8を出力してデュアルボートRAMIOIの設み出し 制御を行なって、読み出し影響の路102は、Nフレーム解測の第一側網パルス9、および判定パルス16を治力する。制御パルス9は、入力デジタルを号列4、入力タイミングパルス5、および以近で表別4、入力タイミングパルス5、および以右で動を割御するためのものである。

103は選択国路であり、人力デジタル信号列 4 および入力タイミングバルス5を入力クロック 8 によりMピット(M 以自然数)選送させ、進分 列11 およびパルス12として出力する。

ャートにもとづき、上紀パースト変換回路の動作 を規切する。なお、以下の設明は、削離パルス盛 が1フレームの場合を例にとっている。

まず、思き込み好の別がを被明する(第1図、第2図参照)、入力クロック8(2-a)、タイとングパルス14(2~b)および翻巻パルス9(2-c)を入力したおき込み削り回路105は、個銀パルス9が"5"レベルの間にあるタイミングパルス14をアドレスの落準とし、Nフレール単位のよき込みアドレス15と書き込み削り信号18を出力する。デニアルボートRAM101は、書き込み制御回路103からの選ぎみアドレス15と書き込み制御信号18にしたがいデジグル信号列13(2-4)を入力する。

本いで、読み出し間の動作を段明する(第1型、第3回参照)、訪他クロック2(3-a) および活物タイミングバルス1(3-6)を入力した読み出し知例回転102は入力タイミングバル

) 0 4 ほ遊沢町路であり、入力デジタル信号類 4 か信号列11 および入力タイミングバルス 5 か パルス!2 を、それぞれ判定結果 1 8 により選択 し、デジタル信号列!3、タイミングバルス) 4 として出力する。

165は当き込み側側回路であり、タイミングパルス14、入力クロックを、およびNフレーム 間間の調御パルスのを入力し、Nフレー上間間の出き込みでドレス 15 および 書き込み間留信号 13 を出力してデュアルボート RAM 10 1の急き込み間調を行なる。また、制御パルスに対するタイミングパルス 14 の収穫機銀 17 を出力する。

106 は判定知路であり、判定パルス10 および依相性 写17を入力し、制調パルス9 に対する タイミングパルス14の位相を判定し、その判定 結果18にもとづき遅択回路104を制御する。 次に、第1 四および第2~4 級のタイミングチ

スラの役割が不確定である。パースト投換するためには当き込みの基準と被み出しの書館が 1/2フレーム以上離れるようにしなければならない。 そこで、 親神パルスヨ (3-c)の "お" レベルのはに、 親神パルスヨ (3-c)の だら くる 遊れ はんまングパルスヨの次に、 とって といれる (本部)を を アドレスフ と 総の とり で いん といれる はんり を はんり を の はり を はんり を はんり を はんり を はんり は は ひみ 出し 間 御 所 所 所 所 の 読み 化 し アドレスフ と 読み 出し 間 御 所 所 の 読み 化 し アドレスフ と 読み 出し 間 が い パースト 宣 号 所 3 (3-c)を 出し し で からの 読み 化 し アドレス クロック と は ひん は い かった が い パースト 宣 号 所 3 (3-c)を 出し し で スト は 保 なんにことに なる。 ど 状 に 読み 出 す の で フレーム 整 ら と パースト 状 に 読み 出 す の で フレーム 整 ら と パースト 状 に 読み 出 す の で フレーム 整 ら と パースト 状 に 読み 出 す の で フレーム 整 ら と パースト 状 に 読み 出 す の で スト 状 に 読み 出 す の で スト な だ なん にことに なる。

放牧に、基準タジック2と落地タイミングパル スまに対してピット内およびピット単位での批判 が不確定な入力クロック6と有力タイミングパル

特開昭64-59428(5)

スラおよび入力デジタル皆号列4につき位額級収 を行なう動作を鼓励する(取1図、館4図本照)。 超越回路!03は、人力クロックの変類ので、入 カタイミングパルスちょ入力デジタル毎号残らを Mビット選組させる。選択回路104位、入力タ イミングパルス5および入力デジタル包号列4 と、これらとMピット選れたパルス12お上伏行 号列11を入力し、将電易乗るにしながいタイミ ングパルスエチ(4 – b)とデジタル信号列13 を出りする。おき込み制料四路105位、搬部パ ルス3(4- a)とタイミングパルス14より位 担輪振17(4-c)を出方する。この場合、花 準タイミングパルス1と入力タイミングパルス6 の伽和赵麗いので、俊相僚報17としては"8" レベルの部分が2つでてくる。特定国路196 は、ドフレーム周期で入力される判定パルス10 により、放用消耗として2ピットあることを判定 し、判定結果18を反転させて、タイミングパル

第1 図は木発明の実施的に係るパースト製模図 題のプロック形、第2 図、第3 別、第4 図はそれ ぞれ同パースト変勢回路の動作を示すタイミング チャート、第5 図は従来のパースト変勢回路のブ ロック形、毎6 図、第7 図は従来側の動作を示す タイミングチャートである。

101:ダュアルボートRAM

2 0 4 : 比較回路


スより M ピット遅れた クイミングバルス 1 d (4 - d) を選択回路 1 C 4 より由力させる。この結果として、使船桁模 1 7 (4 - e) が得られる。Mの値を 1 フレームの 1/2に設定すれば使相マージンとしてよ 1/2フレームのマージンを終ることができる。

上述した設施例は側向パルス幅が1フレームの 明白について説明したが、側側パルス幅を1フレ ー本(1:自然数)とし1フレーム中の任意の1 フレームをアドレスの実際とすれば依頼マージン として± 1/2×1フレームのマージンを得ること ができる。


[類別の効果]

以上説明したように、水発明によれば、高速でかつ大寒泉のデュアルポートRAMも使用することにより、役号処理の高速化、大容道化を小形の構造にて収収できる効果がある。


4. 図面の簡単な延り




代限人 射視士 戳辺 資平




第 2 図



第 3 図





第5図

